Home › Cadence Learning Lab › Lesson 01
WORKSHOP 01 / TSMC 65nm / 60 MINUTES

Getting Started with Cadence Virtuoso

สร้าง NMOS Current Mirror ตั้งแต่ Library Manager จนถึง Check & Save — คู่มือสำหรับนักศึกษาปริญญาตรีที่เพิ่งเริ่มใช้ Cadence

◷ 60 นาที◈ TSMC 65nm⌁ Schematic Design✓ Hands-on
เริ่มเรียนทีละขั้น ↓
Design → Connect → Check & Save

เป้าหมายคือสร้าง Schematic ที่ตรวจสอบการเชื่อมต่อได้ ก่อนเริ่ม Simulation ใน Lesson 02

SESSION 1 / 2
WHY THIS MATTERS

เรียนเรื่องนี้ไปเพื่ออะไร?

Cadence Virtuoso ใช้สร้าง Schematic ของวงจรระดับทรานซิสเตอร์ ก่อนส่งต่อให้ Simulator วิเคราะห์ Current Mirror เป็นตัวอย่างพื้นฐานของวงจร Bias Current ที่จะพบใน OTA, OpAmp, BGR และ Analog IC อีกหลายประเภท

เมื่อจบบทเรียน น้องควรทำได้

01. เปิด CIW และ Library Manager ได้
02. สร้าง Library / CellView ได้ถูกต้อง
03. วางและเชื่อมต่อ NMOS 2 ตัวได้
04. Check & Save พร้อมอ่าน Error ได้
ก่อนเริ่ม: ผู้สอนต้องตรวจว่าทั้ง 4 เครื่องเข้าถึง Cadence, License และ TSMC 65nm PDK ได้จริงแล้ว รวมถึงยืนยันชื่อ NMOS, ค่า W/L และแรงดันที่อนุญาตสำหรับ Device ที่เลือก
REFERENCE CIRCUIT

ภาพรวมวงจรที่เราจะสร้าง

เริ่มจาก NMOS 2 ตัวชนิดเดียวกัน ต่อ M1 แบบ Diode-connected เพื่อสร้าง Gate Bias ให้ M2 และใช้อุปกรณ์ RREF / VDD / VOUT เป็น Testbench (กำหนดค่าจริงหลังตรวจ PDK)

VDDRREF M1NMOSDGS M2NMOSDGS VBias (Gate M1 = Gate M2) VOUT Source/Bulk → GNDS/B → GND
ภาพอธิบายการเชื่อมต่อเท่านั้น ไม่ใช่ Screenshot หรือสัญลักษณ์จริงจาก PDK — ยึด Wiring ตามข้อความกำกับและ Schematic ที่ผู้สอนทดสอบแล้ว
ส่วนประกอบหน้าที่
M1, M2 — NMOSคู่ Current Mirror; เริ่มจาก W/L เท่ากัน
RREFกำหนดกระแสอ้างอิงจากแหล่งจ่าย VDD
VDDแหล่งจ่ายของ Reference Branch
VOUTแหล่งแรงดันสำหรับกำหนดแรงดันที่ Drain ของ M2
Groundโหนดอ้างอิงของ Source/Bulk และแหล่งจ่าย
สำคัญ: ในภาพเป็นผังแนวคิด ไม่ใช่ภาพจากโปรแกรมจริง และไม่ได้แสดงทุกเทอร์มินัลแบบสัญลักษณ์ PDK ผู้เรียนต้องต่อขั้ว Bulk และ Sources ตามคำแนะนำใน Step 06
55-MINUTE HANDS-ON + 5-MIN QUIZ

ทำตาม 7 ขั้นตอนนี้

ผู้สอนสาธิตสั้น ๆ แล้วให้น้องทำตามบนเครื่องของตน เมื่อผ่าน Checkpoint ค่อยไปขั้นถัดไปได้เลย

ช่วงกิจกรรมเวลา
01เปิด Cadence และ Library Manager4 นาที
02ตรวจสอบ TSMC 65nm และเลือก Working Library6 นาที
03สร้าง CellView ชนิด schematic5 นาที
04วางอุปกรณ์ที่ใช้ใน Current Mirror9 นาที
05กำหนด Parameters และตรวจชนิด MOSFET7 นาที
06เชื่อมต่อวงจรให้เป็น NMOS Current Mirror17 นาที
07Check & Save และตรวจข้อผิดพลาด7 นาที
QuizMini Quiz + Exit Ticket5 นาที
STEP 014 นาที

เปิด Cadence และ Library Manager

CIW → Tools → Library Manager
  1. เข้าสู่เครื่องหรือเซิร์ฟเวอร์ที่มหาวิทยาลัยเตรียมไว้ แล้วเปิด Cadence Virtuoso ตามวิธีของห้องแล็บ
  2. มองหาหน้าต่าง CIW (Command Interpreter Window) ใช้ดูข้อความแจ้งเตือนและ log
  3. เลือก Tools → Library Manager เพื่อตรวจสอบว่ารายการ Library แสดงขึ้นแล้ว
01 · CIW + Library Managerรอแทนที่ด้วย Screenshot จริงจาก Cadence
จุดที่ต้องระวัง: ชื่อคำสั่งเริ่มโปรแกรมและการเข้าระบบอาจต่างกันตามเครื่องของมหาวิทยาลัย อย่านำ username, password หรือ server address ไปใส่ในเว็บสาธารณะ
STEP 026 นาที

ตรวจสอบ TSMC 65nm และเลือก Working Library

Library Manager → File → New → Library (เมื่อจำเป็น)
  1. ตรวจว่ามี Device Library ของ TSMC 65nm และเข้าถึงสัญลักษณ์ NMOS ได้
  2. ใช้ Working Library ที่ผู้สอนเตรียมไว้สำหรับนักศึกษาแต่ละคนเป็นตัวเลือกแรก
  3. ถ้าจำเป็นต้องสร้าง Library ใหม่ ให้ตั้งชื่อเฉพาะคน เช่น student01_lab และเลือก Attach to an existing technology library ตามที่ผู้สอนระบุ
02 · Library Manager / Technology Libraryรอแทนที่ด้วย Screenshot จริงจาก Cadence
จุดที่ต้องระวัง: อย่าแก้ไขหรือลบ Library ของ PDK และอย่าเลือก Technology Library แบบเดา ควรให้ผู้สอนยืนยันชื่อในระบบจริงก่อน
STEP 035 นาที

สร้าง CellView ชนิด schematic

Library Manager → File → New → Cell View
  1. เลือก Working Library ของตนเอง
  2. กำหนด Cell Name เป็น current_mirror และ View Name เป็น schematic
  3. เลือก Schematic Editor/Tool ที่โปรแกรมเสนอ แล้วกด OK เพื่อเปิดหน้าต่างวาดวงจร
03 · Create New Cell Viewรอแทนที่ด้วย Screenshot จริงจาก Cadence
จุดที่ต้องระวัง: Library คือที่เก็บงาน, Cell คือชื่อวงจร, View คือรูปแบบของงาน เช่น schematic หรือ layout
STEP 049 นาที

วางอุปกรณ์ที่ใช้ใน Current Mirror

Schematic Editor → Create/Add → Instance (ปุ่ม i ในหลายการตั้งค่า)
  1. กด i หรือเลือกเมนู Instance แล้ว Browse ไปยัง Device Library ของ TSMC 65nm
  2. เลือก NMOS ชนิดมาตรฐานที่ผู้สอนตรวจสอบแล้ว 2 ตัว (M1 และ M2) จาก PDK เดียวกัน
  3. เพิ่มตัวต้านทาน RREF, vdc สำหรับ VDD และ VOUT และ ground จากไลบรารีที่ใช้ได้กับ Spectre (เช่น analogLib ตามที่เครื่องมี)
04 · Add Instance / Device Browserรอแทนที่ด้วย Screenshot จริงจาก Cadence
จุดที่ต้องระวัง: ชื่อ Cell อาจเป็น nch, nch_rf หรือชื่ออื่น ขึ้นอยู่กับ PDK ที่ติดตั้ง อย่าใช้ nch_hvt หรืออุปกรณ์ RF แทนโดยไม่ตั้งใจ
STEP 057 นาที

กำหนด Parameters และตรวจชนิด MOSFET

เลือก Instance → Edit Properties (ปุ่ม q ในหลายการตั้งค่า)
  1. ตั้ง M1 และ M2 ให้ใช้ Device Type เดียวกันและ W/L เท่ากันสำหรับการเริ่มต้น
  2. กรอก W, L, RREF, VDD และ VOUT ตามค่าจาก Testbench ที่ผู้สอนทดสอบกับ PDK นี้แล้ว
  3. ตรวจหน่วย เช่น n, u, k และตรวจว่าค่า W/L ไม่ต่ำกว่าข้อจำกัดของ Device ที่เลือก
05 · Edit Object Properties (W / L)รอแทนที่ด้วย Screenshot จริงจาก Cadence
จุดที่ต้องระวัง: ค่า VDD และ Dimensions ไม่มีตัวเลขกลางที่ใช้ได้กับทุก Device ใน TSMC 65nm ต้องตรวจชนิด core / I/O / RF และ Voltage Rating ก่อน
STEP 0617 นาที

เชื่อมต่อวงจรให้เป็น NMOS Current Mirror

Schematic Editor → Create/Add → Wire (ปุ่ม w ในหลายการตั้งค่า)
  1. ต่อ VDD ผ่าน RREF ไปที่ Drain ของ M1
  2. ต่อ Drain ของ M1 เข้ากับ Gate ของ M1 (diode-connected) แล้วเชื่อมโหนดเดียวกันไปที่ Gate ของ M2
  3. ต่อ Drain ของ M2 ไปยังขั้วบวกของ VOUT source และต่อขั้วลบของแหล่งจ่ายลง ground
  4. ต่อ Source ของ NMOS ทั้งคู่ลง ground และต่อ Bulk/Body ตามข้อกำหนดของ PDK (สำหรับตัวอย่าง 4-terminal NMOS นี้ให้ผูกกับ ground)
  5. ตรวจว่าเส้นที่ตัดกันต้องมีการเชื่อมจริงตรงจุดที่ตั้งใจ ไม่ใช่เพียงลากเส้นทับกัน
06 · Finished Current Mirror Schematicรอแทนที่ด้วย Screenshot จริงจาก Cadence
จุดที่ต้องระวัง: หากใช้ MOS 3 ขา ให้ตรวจว่าขั้ว Body ถูกผูกไว้ภายในอย่างไร อย่าอนุมานเหมือนสัญลักษณ์ MOS 4 ขา
STEP 077 นาที

Check & Save และตรวจข้อผิดพลาด

Schematic Editor → Check and Save (เมนู File หรือปุ่ม ✓ ตามเวอร์ชัน)
  1. กด Check and Save และเปิดอ่านข้อความใน CIW/Log
  2. ถ้ามี Error ให้แก้ Wire, Terminal หรือ Parameter แล้ว Check and Save อีกครั้ง
  3. ถ้ามี Warning ให้ตรวจและอธิบายที่มาก่อนตัดสินใจว่ารับได้หรือไม่
  4. บันทึกภาพ Schematic ทั้งวงจรเป็นหลักฐานการทำ Lab 01
07 · Check and Save / CIW Messagesรอแทนที่ด้วย Screenshot จริงจาก Cadence
จุดที่ต้องระวัง: ห้ามให้ผู้เรียนถือว่า ‘Check & Save ผ่าน’ เท่ากับ ‘วงจรทำงานถูกต้อง’ เพราะยังต้องตรวจ DC OP และ DC Sweep ใน Lesson 02
TROUBLESHOOTING

ปัญหาที่พบบ่อย

หา TSMC 65nm ไม่เจอ

ตรวจ Library และสิทธิ์ใช้งานของเครื่องก่อน อย่าแก้ไฟล์ตั้งค่า PDK เองโดยพลการ

เลือก NMOS แล้วไม่มี Parameter

ตรวจว่ากำลังเลือก symbol ของ Device ที่ถูกต้อง ไม่ใช่ library placeholder หรือ Device คนละชนิด

Wire ต่อไม่ติด

ซูมเข้า ตรวจ Pin/Terminal ของสัญลักษณ์ แล้วเริ่มวาดจากปลายขาที่ถูกต้อง

Check & Save มี Warning

อ่านข้อความใน CIW และตรวจโหนดที่แจ้ง ไม่ใช้การลบข้อความ Warning แทนการแก้วงจร

EXIT TICKET / 5 MIN REVIEW

Mini Quiz — ตรวจความเข้าใจ

ตอบ 3 ข้อก่อนจบ Lab เพื่อให้แน่ใจว่าน้องเข้าใจสิ่งที่ทำ ไม่ใช่แค่กดตามผู้สอน

1. Library, Cell และ View ต่างกันอย่างไร?
2. สำหรับ M1 แบบ diode-connected ควรต่ออย่างไร?
3. Check & Save ผ่านหมายความว่าอย่างไร?
FINISH LINE

สิ่งที่ต้องส่งท้ายคาบ

ให้นักศึกษาแสดง Schematic ที่ Check & Save แล้ว ระบุ M1, M2 และจุด Gate Bias พร้อมบอกได้ว่าเมื่อใดต้องใช้ ADE เพื่อดูผลวงจรจริง

ข้อควรระวังเรื่องข้อมูล: ภาพจาก PDK / EDA ของมหาวิทยาลัยอาจมีข้อกำหนดการเผยแพร่ ตรวจสิทธิ์กับผู้ดูแลก่อนนำ Screenshot, Model Paths หรือข้อมูลภายในขึ้นเว็บสาธารณะ
← กลับหน้าคอร์สLesson 02 — DC Simulation →